RUS  ENG ЖУРНАЛЫ   ПЕРСОНАЛИИ   ОРГАНИЗАЦИИ   КОНФЕРЕНЦИИ   СЕМИНАРЫ   ВИДЕОТЕКА   ЛИЧНЫЙ КАБИНЕТ
Общая информация
Последний выпуск
Архив
Импакт-фактор

Поиск публикаций
Поиск ссылок

RSS
Последний выпуск
Текущие выпуски
Архивные выпуски
Что такое RSS



Информ. и её примен.:
Год:
Том:
Выпуск:
Страница:
Найти






Персональный вход:
Логин:
Пароль:
Запомнить пароль
Войти
Забыли пароль?
Регистрация


Информ. и её примен., 2008, том 2, выпуск 3, страницы 7–25 (Mi ia102)  

Эта публикация цитируется в 1 научной статье (всего в 1 статье)

Concurrent design and verification of digital hardware

S. Baranova, S. Frenkelb, V. Sinelnikova, V. Zakharovb

a Holon Institute of Technology, Holon, Israel
b Institute of Informatics Problems, Moscow, Russia

Аннотация: The main goal of this paper is to present a new design verification methodology for complicated digital systems, designed by high-level synthesis. This methodology is based on Algorithmic State Machine (ASM) transformations (composition, minimization, extraction, etc.), special algorithms for Data Path and Control Unit (CU) design, and very fast optimizing synthesis of finite state machines (FSM) and combinational circuits with hardly any constraints on their size, that is, the number of inputs, outputs, and states. Design tools supporting this methodology allow very fast implement, check and estimate many possible design versions, to find an optimized decision of the design problem and to simplify the verification problem for digital systems. In contrast to existent semi-formal approaches to verification of industrial systems, based on combination of simulation and formal verification approaches, a formalized method based on concurrency of synthesis and verification that is providing regular efficient way to verify the system designed properties starting from its semi-formal specification up to field programmable gate array (FPGA) implementation is considered.

Ключевые слова: digital systems design; formal verification; finite state machine

Полный текст: PDF файл (1221 kB)
Список литературы: PDF файл   HTML файл

Тип публикации: Статья
Язык публикации: английский

Образец цитирования: S. Baranov, S. Frenkel, V. Sinelnikov, V. Zakharov, “Concurrent design and verification of digital hardware”, Информ. и еë примен., 2:3 (2008), 7–25

Цитирование в формате AMSBIB
\RBibitem{BarFreSin08}
\by S.~Baranov, S.~Frenkel, V.~Sinelnikov, V.~Zakharov
\paper Concurrent design and verification of digital hardware
\jour Информ. и е\"e примен.
\yr 2008
\vol 2
\issue 3
\pages 7--25
\mathnet{http://mi.mathnet.ru/ia102}


Образцы ссылок на эту страницу:
  • http://mi.mathnet.ru/ia102
  • http://mi.mathnet.ru/rus/ia/v2/i3/p7

    ОТПРАВИТЬ: VKontakte.ru FaceBook Twitter Mail.ru Livejournal Memori.ru


    Citing articles on Google Scholar: Russian citations, English citations
    Related articles on Google Scholar: Russian articles, English articles

    Эта публикация цитируется в следующих статьяx:
    1. С. В. Замковец, В. Н. Захаров, Е. Я. Попкова, С. Л. Френкель, Б. З. Шмейлин, “Некоторые аспекты проектирования СБИС с использованием алгоритмических машин состояний (ASM)”, Системы и средства информ., 2009, № 19, 87–95  mathnet
  • Информатика и её применения
    Просмотров:
    Эта страница:148
    Полный текст:38
    Литература:19
    Первая стр.:1

     
    Обратная связь:
     Пользовательское соглашение  Регистрация  Логотипы © Математический институт им. В. А. Стеклова РАН, 2019