Расчет надежности логических элементов и однотактных систем управления

Дается методика расчета надежности логических элементов и систем при заданных вероятностях повреждений отдельных деталей элементов и заданных вероятностях появления различных наборов логических переменных на входе элемента или системы. Методика расчета иллюстрируется на примере широко известных транзисторных схем “или-не”. Эта же методика может быть применена и для расчета надежности при использовании любых других логических элементов “или-не”.